台湾专利TW201301355A 積層體之製造方法及積層體

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
本發明之課題係提供一種積層體之製造方法及積層體，其能夠抑制在下部電極與上部電極之間所發生的短路或漏電。解決手段係提供一種積層體1，其具備在基板2所形成的下部電極4、與在基板2上且在下部電極4上所形成而被覆下部電極4之基礎絕緣膜6的積層體1；與以基礎絕緣膜6所被覆之部分中之下部電極4之膜厚作一比較，下部電極4係在下部電極4之中，在未以基礎絕緣膜6所未被覆之部分中之下部電極4之膜厚具有更薄的膜厚減少部8。
公开号:TW201301355A
申请号:TW100110250
申请日:2011-03-25
公开日:2013-01-01
发明作者:Ryohei Matsubara
申请人:Toppan Printing Co Ltd；
IPC主号:H01L27-00

专利说明:
積層體之製造方法及積層體
本發明係關於一種例如在絕緣膜兩面具有電極的積層體之製造方法及積層體。
隨著資訊技術驚人的發展，現在使用筆記型個人電腦或攜帶資訊終端等之資訊傳輸正頻繁地進行。因而，不久的將來，不選擇位置而能夠對話資訊之無所不在的社會將來臨係習知之事實。於如此之社會中，期望更輕量、薄型之資訊終端。
現在，半導體材料之主流係矽系，其製造方法一般係採用光刻之方法。
另一方面，利用印刷技術而製造電子構件之可印刷電子正備受矚目。可印刷電子係藉由利用印刷技術，關於裝置或製造之成本也較光刻為低，另外，由於不需要真空或高溫，具有能夠利用塑膠基板等之優點。
於可印刷電子中，半導體材料大多使用可溶解於有機溶劑中之有機半導體等。此係由於利用印刷法而能夠形成半導體層所致。
使用可溶解於有機溶劑中之有機半導體等作為半導體材料的技術，例如，可舉例：如在專利文獻1所記載的技術。於專利文獻1中，利用噴墨法而形成有機半導體層。於此，使用有機半導體層之TFT被稱為有機TFT。
作為構成TFT之構件，除了半導體以外，還有電極或絕緣膜，於形成成本低的TFT之外，電極或絕緣膜也期望利用印刷法或塗布技術等之濕式法所形成。
利用濕式法而形成電極或絕緣膜之技術，例如，可舉例：如專利文獻2及專利文獻3所記載的技術。於專利文獻2中，利用噴墨法而形成電極；於專利文獻3中，利用旋轉塗布法而形成閘絕緣膜。
於此，例如使用有機TFT而驅動顯示器等之情形下，為了獲得驅動電壓或所欲之電流值，閘絕緣膜通常以1.0[μm]以下之厚度而所形成。先前技術文獻專利文獻
專利文獻1　日本特開2005-210086號公報
專利文獻2　日本特開2004-297011號公報
專利文獻3　日本特開2007-266355號公報
然而，在藉由如專利文獻2及專利文獻3所記載之技術所形成的電極中，具有局部形成微小之突起部。另外，在利用濕式法所形成的電極中，除了突起以外，大多存在因墨水凝聚所導致的局部之厚膜部分、或源自環境或程序所形成的污染物等。
如此之情形下，若利用濕式法而形成閘絕緣膜時，在閘絕緣膜之一部分，產生與因存在於電極之污染物等所造成的其他部分之潤濕性的差異，在電極(以下，記載為「下部電極」)將有形成未被閘絕緣膜所被覆的部分之可能性。
另外，於旋轉塗布法等之濕式法中，與濺鍍法等之乾式法作一比較，由於對基底之形狀追蹤性差，若在下部電極存在突起物或污染物等，在此下部電極具有形成未被閘絕緣膜所被覆的部分之可能性。
而且，於下部電極形成有未被閘絕緣膜所被覆的部分之狀態下，且在閘絕緣膜上積層電極(以下，記載為「上部電極」)之狀態下，由於下部電極與上部電極成為接觸或接近，具有在下部電極與上部電極之間發生短路或漏電之可能性。
因而，若利用濕式法而形成電極或閘絕緣膜，將上部電極積層於閘絕緣膜上之狀態下，具有在下部電極與上部電極之間發生短路或漏電之可能性。
於本發明中，課題在於提供一種積層體之製造方法及積層體，其利用濕式法而形成電極或絕緣膜之情形下，能夠抑制在下部電極與上部電極之間所發生的短路或漏電。
為了解決上述問題，本發明之中，記載於申請專利範圍第1項之發明係一種積層體之製造方法，其係在基板上所形成的下部電極上，形成被覆該下部電極之基礎絕緣膜；其特徵在於：具有膜厚減少部形成步驟，其係與以該基礎絕緣膜所被覆之部分中之該下部電極之膜厚作一比較，於該下部電極之中，在未以該基礎絕緣膜所未被覆之部分，形成更薄化該未被覆部分中之該下部電極之膜厚的膜厚減少部。
接著，本發明之中，記載於申請專利範圍第2項之發明係如記載於申請專利範圍第1項之發明，其中在該膜厚減少部形成步驟中，藉由將該基礎絕緣膜作為遮罩之蝕刻而形成該膜厚減少部。
接著，本發明之中，記載於申請專利範圍第3項之發明係如記載於申請專利範圍第2項之發明，其中在該膜厚減少部形成步驟中，形成該基礎絕緣膜之至少一部分之狀態下，藉由以該基礎絕緣膜作為遮罩之蝕刻而形成該膜厚減少部。
接著，本發明之中，記載於申請專利範圍第4項之發明係如記載於申請專利範圍第1至3項中任一項之發明，其中利用濕式法而形成該下部電極與該基礎絕緣膜之中的至少一種。
接著，本發明之中，記載於申請專利範圍第5項之發明係如記載於申請專利範圍第1至4項中任一項之發明，其中該膜厚減少部形成步驟之後段步驟係具有積層絕緣膜形成步驟，其在該基礎絕緣膜上，形成被覆該基礎絕緣膜與該膜厚減少部之積層絕緣膜；該積層絕緣膜形成步驟之後段步驟係具有上部電極形成步驟，其在該積層絕緣膜上，其間挾住該基礎絕緣膜及該積層絕緣膜而形成與該下部電極對向之上部電極。
接著，本發明之中，記載於申請專利範圍第6項之發明係如記載於申請專利範圍第5項之發明，其中利用濕式法而形成該積層絕緣膜及該上部電極之中的至少一種。
接著，本發明之中，記載於申請專利範圍第7項之發明係一種積層體，其係具備在基板上所形成的下部電極、與在該基板上且在該下部電極上所形成而被覆下部電極之基礎絕緣膜的積層體；其特徵在於：該下部電極係膜厚減少部，該膜厚減少部係與以該基礎絕緣膜所被覆之部分中之該下部電極之膜厚作一比較，使於該下部電極之中，在未以該基礎絕緣膜所未被覆之部分中之該下部電極之膜厚更薄。
接著，本發明之中，記載於申請專利範圍第8項之發明係如記載於申請專利範圍第7項之發明，其中該積層體係具備在該基礎絕緣膜上所形成而被覆基礎絕緣膜及該膜厚減少部之積層絕緣膜。
接著，本發明之中，記載於申請專利範圍第9項之發明係如記載於申請專利範圍第8項之發明，其中該基礎絕緣膜與該積層絕緣膜係利用相同材料所形成。
接著，本發明之中，記載於申請專利範圍第10項之發明係如記載於申請專利範圍第8或9項之發明該積層體，其中係具備在該積層絕緣膜上所形成，在中間挾住該基礎絕緣膜及該積層絕緣膜而與該下部電極對向之上部電極。
接著，本發明之中，記載於申請專利範圍第11項之發明係如記載於申請專利範圍第7至10項中任一項之發明，其中該下部電極係利用金屬或金屬氧化物所形成。
接著，本發明之中，記載於申請專利範圍第12項之發明係如記載於申請專利範圍第7至11項中任一項之發明，其中該積層體係可用於薄膜電晶體。
接著，本發明之中，記載於申請專利範圍第13項之發明係如記載於申請專利範圍第12項之發明，其中該薄膜電晶體之半導體層係利用有機半導體所形成。
接著，本發明之中，記載於申請專利範圍第14項之發明係如記載於申請專利範圍第7至11項中任一項之發明，其中該積層體係用於電容器。
接著，本發明之中，記載於申請專利範圍第15項之發明係如記載於申請專利範圍第7至11項中任一項之發明，其中該積層體係用於配線間之交叉部。
接著，本發明之中，記載於申請專利範圍第16項之發明係如記載於申請專利範圍第7至15項中任一項之發明，其中該基板係具有可撓性。
接著，本發明之中，記載於申請專利範圍第17項之發明係如記載於申請專利範圍第16項之發明，其中該具有可撓性之基板係利用塑膠所形成。
若根據本發明，於下部電極形成膜厚減少部之際，便能夠去除在下部電極所形成的突起部或存在於下部電極上之污染物等，且便能夠藉由形成於基礎絕緣膜上且配置在下部電極與上部電極之間的絕緣膜而被覆在基礎絕緣膜中所形成的針孔。
因此，便能夠提供一種積層體之製造方法及積層體，其能夠防止下部電極與上部電極之接觸，且能夠抑制在下部電極與上部電極之間所發生的短路或漏電。
記載於申請專利範圍第1項之發明的效果係藉由在下部電極形成由微細之孔等所構成的膜厚減少部，便能夠去除在下部電極所形成的突起部或存在於下部電極上之污染物等。
因此，便能夠在下部電極與上部電極之間形成因膜厚減少部所造成的間隙，而能夠抑制下部電極與上部電極之接觸或接近，因此能夠抑制在下部電極與上部電極之間所發生的短路或漏電。
記載於申請專利範圍第2項之發明的效果係藉由於膜厚減少部之形成使用蝕刻，便能夠對下部電極容易地形成膜厚減少部。
記載於申請專利範圍第3項之發明的效果係藉由於形成基礎絕緣膜之至少一部分之後，進行將基礎絕緣膜作為遮罩之蝕刻，便能夠選擇性地蝕刻在下部電極所形成的突起部、或存在於下部電極上之污染物等。
記載於申請專利範圍第4項之發明的效果係藉由利用濕式法而形成下部電極及基礎絕緣膜之中的至少一種，便能夠使積層體之成本降低。
記載於申請專利範圍第5項之發明的效果係藉由形成於基礎絕緣膜上之積層絕緣膜，便能夠抑制下部電極與上部電極之接觸，也便能夠形成可抑制在下部電極與上部電極之間所發生的短路或漏電。
記載於申請專利範圍第6項之發明的效果係藉由利用濕式法而形成積層絕緣膜及上部電極之中的至少一種，便能夠使積層體之成本降低。
記載於申請專利範圍第7項之發明的效果係藉由下部電極具有由微細之孔等所構成的膜厚減少部，便能夠使積層體之構造作成已去除在下部電極所形成的突起部、或存在於下部電極上之污染物等之構造。
因此，便能夠抑制下部電極與上部電極之接觸或接近，也便能夠抑制在下部電極與上部電極之間所發生的短路或漏電。
記載於申請專利範圍第8項之發明的效果係藉由積層基礎絕緣膜與積層絕緣膜，便能夠於下部電極之蝕刻時等，將基礎絕緣膜作為遮罩，也便能夠於積層絕緣膜中使絕緣性提高。
記載於申請專利範圍第9項之發明的效果係藉由利用同一材料而形成基礎絕緣膜與積層絕緣膜，便能夠將基礎絕緣膜作為遮罩，依照蝕刻等而在下部電極形成膜厚減少部後，於積層積層絕緣膜之際，也在膜厚減少部，效率佳地形成積層絕緣膜。
記載於申請專利範圍第10項之發明的效果係藉由形成於基礎絕緣膜上之積層絕緣膜，便能夠抑制下部電極與上部電極之接觸，也便能夠形成可抑制在下部電極與上部電極之間所發生的短路或漏電之積層體。
記載於申請專利範圍第11項之發明的效果係藉由利用金屬或金屬氧化物而形成下部電極，便能夠利用現有之蝕刻法而對下部電極容易地形成膜厚減少部。
記載於申請專利範圍第12項之發明的效果係藉由將積層體用於薄膜電晶體，便能夠獲得抑制在下部電極與上部電極之間所發生的短路或漏電之信賴性高的薄膜電晶體。
記載於申請專利範圍第13項之發明的效果係藉由利用有機半導體而形成半導體層，由於能夠利用印刷法而形成薄膜電晶體之全部構造構件，便能夠使薄膜電晶體之成本降低。
記載於申請專利範圍第14項之發明的效果係藉由將積層體用於電容器，便能夠獲得抑制在下部電極與上部電極之間所發生的短路或漏電之信賴性高的電容器。
記載於申請專利範圍第15項之發明的效果係藉由將積層體用於配線間之交叉部，便能夠獲得抑制在下部電極與上部電極之間所發生的短路或漏電之信賴性高的配線。
記載於申請專利範圍第16項之發明的效果係藉由基板具有可撓性，便能夠使積層體之構造作成具有可撓性之構造。
另外，與利用玻璃等之硬的材料所形成的基板作一比較之情形，一般而言，於具有可撓性之基板中，因突起物等而使表面粗糙度變大，形成下部電極之情形下，也因表面粗糙度所造成的凹凸，將有下部電極與上部電極將接觸或接近而增加下部電極與上部電極之間的短路或漏電之可能性。
然而，於本發明中，因為能夠藉蝕刻而使起因於具有可撓性之基板的突起物等之下部電極的突起部作成膜厚減少部，所以便能夠藉由膜厚減少部而抑制下部電極與上部電極之接觸，也便能夠使得抑制在下部電極與上部電極之間所發生的短路或漏電之效果增加。
記載於申請專利範圍第17項之發明的效果係藉由利用塑膠而形成具有可撓性之基板，便能夠以低成本而獲得具有可撓性之積層體。[用於實施發明之形態] (第一實施形態)
以下，針對本發明之第一實施形態(以下，記載為「本實施形態」)，一邊參閱圖面且一邊加以說明。 (構造)
首先，使用第1圖及第2圖而說明本實施形態之積層體1之構造。
第1圖係顯示本發明之本實施形態中之積層體1的概略構造之圖形。另外，第2圖係第1圖之II-II線剖面圖。
本實施形態之積層體1係如第1圖及第2圖中所示，具備基板2、下部電極4與基礎絕緣膜6。
基板2係將塑膠作為材料所形成的板狀構件，具有可撓性。
下部電極4係將金屬或金屬氧化物作為材料而形成於基板2上，具有膜厚減少部8。還有，關於膜厚減少部8之說明係如後所述。
於此，將下部電極4之材料作為金屬或金屬氧化物之理由係因為藉由所後述的蝕刻，可容易地形成膜厚減少部8。
另外，金屬或金屬氧化物之具體例可舉例：金、銀、鋁、銅、鉑、鎳、鉻、銦錫氧化物等。
另外，利用濕式法而形成下部電極4之情形下，下部電極4之材料係使用使銀、金、鈀等之粒子分散的溶液。
基礎絕緣膜6係在下部電極4上所形成，被覆下部電極4。
於此，雖然形成基礎絕緣膜6之材料並未予以特別限定，但於蝕刻下部電極4而設置膜厚減少部8之際，較佳為使用具承受性之材料。
而且，形成基礎絕緣膜6的材料之具體例，可舉例：一般所用之聚乙烯酚、聚甲基丙烯酸甲酯、聚醯亞胺、聚乙烯醇、環氧樹脂等之高分子溶液、使氧化鋁或二氧化矽凝膠等之粒子分散的溶液等。
另外，形成基礎絕緣膜6的材料之具體例，可舉例：氧化矽、氮化矽、氮氧化矽、氧化鋁、氧化鉭、氧化釔、氧化鉿、鋁酸鉿、氧化鋯、氧化鈦等之無機材料等。
還有，除了使用上述之材料而形成基礎絕緣膜6以外，也能夠將PET、PEN、PES等之薄膜作為基礎絕緣膜6使用。
另外，基礎絕緣膜6之形成方法並未予以特別限定，能夠適當採用真空蒸鍍法、濺鍍法、CVD等之乾式法；或旋轉塗布、狹縫模頭等之濕式法；或是積層等之方法。
膜厚減少部8係在下部電極4之中，形成未被基礎絕緣膜6所被覆之部分。針對在下部電極4形成膜厚減少部8之方法係如後所述。
另外，膜厚減少部8係例如在厚度方向(於第2圖中，上下方向)貫通下部電極4的貫穿孔、或開口於與下部電極4之基礎絕緣膜6的對向之面(於第2圖中，上面)的凹部。還有，於第2圖中，顯示膜厚減少部8為貫穿孔之狀態。
亦即，膜厚減少部8係在下部電極4之中，使在未被基礎絕緣膜6所被覆之部分中之下部電極4之膜厚成為比被基礎絕緣膜6所被覆之部分中之下部電極4之膜厚為薄的方式來形成。
另外，膜厚減少部8為凹部之情形，與膜厚減少部8為貫穿孔之情形作一比較，膜厚減少部8對於在具有積層體1之構造的電容器或薄膜電晶體所保持的電荷、或施加於電晶體部之電壓等所造成的影響將變小。
雖然膜厚減少部8之大小(開口面積)並未予以特別限定，但較佳為盡可能小者，例如，較佳為50[nm]至5[μm]左右。此係於具有積層體1之構造的薄膜電晶體或電容器中，因而膜厚減少部8之大小對於所保持的電荷或對施加於電晶體部之電壓等造成影響。
還有，基礎絕緣膜6之中，在膜厚減少部8之上方，厚度方向貫穿基礎絕緣膜6之針孔10已開口。此針孔10係起因於下部電極4之突起部或污染物等，於長成基礎絕緣膜6之際所產生者。 (積層體之製造方法)
以下，一邊參閱第1圖及第2圖，且一邊使用第3圖及第4圖而說明本實施形態中之積層體1之製造方法。
第3圖及第4圖係顯示本實施形態中之基礎絕緣膜6及膜厚減少部8之形成步驟的概念圖。
本實施形態之積層體之製造方法係具有膜厚減少部形成步驟，其係在下部電極4之中，在未被基礎絕緣膜6所被覆之部分形成膜厚減少部，其係與被基礎絕緣膜6所被覆的部分中之下部電極4的膜厚作一比較，膜厚減少部8的部分中之下部電極4的膜厚形成變得更薄。
還有，於本實施形態之積層體之製造方法中，針對利用濕式法而形成下部電極4及基礎絕緣膜6之情形加以說明。
於此，下部電極4之中，所謂未被基礎絕緣膜6所被覆的部分係例如如第3(a)圖中所示，在形成基板2上之下部電極4，發生於形成有較其他部分為突出的突起部12之情形。
除此之外，下部電極4之中，所謂未被基礎絕緣膜6所被覆的部分係例如如第4(a)圖所示，在形成於基板2上之下部電極4上，發生於存在微小塵埃等污染物14之情形。
在形成於基板2上之下部電極4形成有突起部12之狀態下，一旦在下部電極4上形成基礎絕緣膜6時，例如如第3(b)圖中所示，在下部電極4之中形成有突起部12之部分，未形成有基礎絕緣膜6。因此，在下部電極4之中形成有突起部12之部分係成為未被基礎絕緣膜6所被覆之部分。
另外，在下部電極4之中形成有突起部12之部分中，因突起部12而阻礙基礎絕緣膜6之形成。因此，於基礎絕緣膜6之中，在未被覆下部電極4之部分形成有針孔10。尤其，如本實施形態，利用濕式法而形成基礎絕緣膜6之情形，藉由平坦作用，突起部12未被基礎絕緣膜6所被覆而具有形成針孔10之可能性。
另外，在基板2上所形成的下部電極4上存在污染物14之狀態下，一旦在下部電極4上形成基礎絕緣膜6時，例如如第4(b)圖中所示，在下部電極4之中存在污染物14之部分，未形成基礎絕緣膜6。因此，下部電極4之中存在污染物14之部分係成為未被基礎絕緣膜6所被覆之部分。
另外，在下部電極4之中存在污染物14的部分中，因污染物14而阻礙基礎絕緣膜6之形成。因此，基礎絕緣膜6之中，在未被覆下部電極4之部分形成有針孔10。
如第3(b)圖及第4(b)圖中所示，在基礎絕緣膜6中形成有針孔10，在下部電極4形成有未被基礎絕緣膜6被覆的部分之狀態下，一旦於基礎絕緣膜6上形成上部電極(未以圖示)時，由於使下部電極4與上部電極接觸或接近，具有在下部電極4與上部電極之間發生短路或漏電之可能性。
因而，於本實施形態中之積層體1之製造方法中，在膜厚減少部形成步驟中，於形成基礎絕緣膜6之後，藉由將基礎絕緣膜6作為遮罩之蝕刻，去除突起部12(參閱第3圖)或污染物14(參閱第4圖)，同時也在下部電極4形成膜厚減少部8(參閱第2圖)。此時，隨著突起部12或污染物14之去除，基礎絕緣膜6之中，針孔10將開口於膜厚減少部8之上方(參閱第2圖)。
於此，在下部電極4形成膜厚減少部8之方法，例如，適合利用濕式蝕刻法或乾式蝕刻法等。於本實施形態中，其一例係說明將在下部電極4形成膜厚減少部8之方法設為濕式蝕刻法之情形。
另外，於本實施形態中，在膜厚減少部形成步驟中，針對形成基礎絕緣膜6全部之狀態下，藉由以基礎絕緣膜6作為遮罩之蝕刻而形成膜厚減少部8之情形，加以說明。
還有，將在下部電極4形成膜厚減少部8之方法設為濕式蝕刻法之情形下，微觀而言，蝕刻不僅在下部電極4之膜厚方向進行，也在與基板2之表面平行的方向進行(側蝕刻)。因此，將在下部電極4形成膜厚減少部8之方法設為濕式蝕刻法之情形下，如第2圖中所示，在側面看去，與成為遮罩之基礎絕緣膜6所開口的針孔10作一比較，將有膜厚減少部8變得更大的情形。
如上所述，與未在下部電極4形成膜厚減少部8之狀態下且在基礎絕緣膜6上形成上部電極之情形作一比較，藉由將基礎絕緣膜6作為遮罩之蝕刻，去除突起部12與污染物14，同時在下部電極4形成膜厚減少部8，便能夠抑制在下部電極4與上部電極之間發生短路或漏電之可能性。
此係根據記載於下列之理由。
於基礎絕緣膜6上形成上部電極之際，首先，於基礎絕緣膜6上形成積層絕緣膜後，在積層絕緣膜上形成上部電極。
於此，利用本實施形態中之積層體1之製造方法所製造的積層體1係在下部電極4形成有膜厚減少部8，突起部12或污染物14將被去除。因此，形成於基礎絕緣膜6上之積層絕緣膜係被覆基礎絕緣膜6及膜厚減少部8，同時也成為被覆在基礎絕緣膜6所開口的針孔10。
因而，在本實施形態中之積層體1之製造方法中，在藉由基礎絕緣膜6及積層絕緣膜所構成的絕緣膜中未形成針孔10，在下部電極4，未被絕緣膜(基礎絕緣膜6及積層絕緣膜)所被覆的部分不存在之狀態下，便能夠在絕緣膜上形成上部電極。
因此，便能夠抑制下部電極4與上部電極之接觸或接近，也便能夠抑制在下部電極4與上部電極之間所發生的短路或漏電。 (第一實施形態之效果)
以下，列舉本實施形態之效果。
(1)於本實施形態之積層體1中，下部電極4係具有膜厚減少部8，其中未被下部電極4之中的基礎絕緣膜6所被覆的部分中之下部電極4的膜厚較已被基礎絕緣膜6所被覆的部分中之下部電極4的膜厚為薄。
因此，便能夠在下部電極4形成膜厚減少部8之際，去除在下部電極所形成的突起部12或存在於下部電極4上之污染物14等。
其結果，由於能夠在下部電極4與上部電極之間形成因膜厚減少部8所造成的間隙，便能夠抑制下部電極4與上部電極之接觸或接近，也便能夠抑制在下部電極4與上部電極之間所發生的短路或漏電。
(2)於本實施形態之積層體1中，下部電極4為利用金屬或金屬氧化物所形成。
因此，利用現有的蝕刻法，便能夠對下部電極4容易地形成膜厚減少部8。
其結果，便能夠使積層體1之製造效率提高。另外，便能夠使積層體1之製造成本降低。
(3)於本實施形態之積層體1中，由於基板2係具有可撓性，便能夠將積層體1之構造作成具有可撓性之構造。
另外，於具有可撓性之基板2中，與利用玻璃等之硬的材料所形成的基板作一比較之情形下，由於基板之變形，特別容易發生短路或漏電，但能夠藉由蝕刻而將起因於基板2的突起物等之下部電極4的突起物12作成膜厚減少部8。
其結果，藉由膜厚減少部8，由於能夠控制下部電極4與上部電極之抑制，故能夠使得抑制下部電極4與上部電極之效果得以增加。
(4)於本實施形態之積層體1中，由於具有可撓性之基板2係利用塑膠所形成，便能夠以低成本獲得具有可撓性之積層體。
(5)於本實施形態之積層體之製造方法中，具有形成膜厚減少部8之膜厚減少部形成步驟，其係與在被基礎絕緣膜6所被覆的部分中之下部電極4的膜厚作一比較，於未被下部電極4之中的基礎絕緣膜6所被覆的部分，更薄化此部分中之下部電極4的膜厚。
因此，便能夠於下部電極4形成膜厚減少部8之際，去除在下部電極所形成的突起部12、或存在於下部電極4上之污染物14等。
其結果，由於在下部電極4與上部電極之間變得不存在突起部或污染物，便能夠抑制在下部電極4與上部電極之接觸或接近，也便能夠抑制在下部電極4與上部電極之間所發生的短路或漏電。
(6)於本實施形態之積層體之製造方法中，在膜厚減少部形成步驟中，藉由以基礎絕緣膜6作為遮罩之蝕刻而形成膜厚減少部8。
因此，便能夠對下部電極4容易地形成膜厚減少部8。
其結果，便能夠使積層體1之製造效率提高。另外，便能夠使積層體1之製造成本降低。
(7)於本實施形態之積層體之製造方法中，利用濕式法而形成下部電極4及基礎絕緣膜6之中的至少一種。
其結果，便能夠使積層體1之成本降低。 (應用例)
以下，列舉本實施形態之應用例。
(1)於本實施形態之積層體1中，雖然利用金屬或金屬氧化物而形成下部電極4，但是並不受應用例此所限定，也可以利用金屬或金屬氧化物以外之材料而形成下部電極4。
(2)於本實施形態之積層體1中，雖然將基板2作成具有可撓性之構造，但是並不受此所限定，也可以將基板2作成不具有可撓性之構造。
此情形下，例如可以使用玻璃或石英之基板，也可以使用不銹鋼等之金屬基板。
(3)於本實施形態之積層體1中，雖然利用塑膠而形成具有可撓性之基板2，但是並不受此所限定，也可以利用塑膠以外之材料而形成具有可撓性之基板2。
(4)於本實施形態之積層體之製造方法中，雖然藉由將基礎絕緣膜6作為遮罩之蝕刻而形成膜厚減少部8，但是並不受此所限定，也可以利用將基礎絕緣膜6作為遮罩之蝕刻以外之方法而形成膜厚減少部8。
(5)於本實施形態之積層體之製造方法中，雖然於膜厚減少部形成步驟中，於形成基礎絕緣膜6全部之狀態下，藉由將基礎絕緣膜6作為遮罩之蝕刻而形成膜厚減少部8，但是並不受此所限定。亦即，也可以於膜厚減少部形成步驟中，僅形成基礎絕緣膜6之一部分的狀態下，藉由將基礎絕緣膜6作為遮罩之蝕刻而形成膜厚減少部8。
此情形下，便能夠選擇性地蝕刻在下部電極4所形成的突起部或存在於下部電極4上之污染物等。
(6)於本實施形態之積層體之製造方法中，雖然利用濕式法而形成下部電極4及基礎絕緣膜6之中的至少一種，但是並不受此所限定，也可以利用濕式法以外之方法而形成下部電極4及基礎絕緣膜6之中的至少一種。
(7)於本實施形態之積層體之製造方法、與利用此製造方法所製造的積層體1中，雖然於基礎絕緣膜6上形成上部電極之際，在基礎絕緣膜6上所形成的積層絕緣膜上形成上部電極，但是並不受此所限定，也可以不形成積層絕緣膜，而在基礎絕緣膜6上直接形成上部電極。即使為此情形，也能夠在下部電極4與上部電極之間形成因膜厚減少部8所造成的間隙。因此，與下部電極4不具有膜厚減少部8之情形作一比較，便能夠抑制下部電極4與上部電極之接觸或接近，也便能夠抑制在下部電極4與上部電極之間所發生的短路或漏電。 (第二實施形態)
以下，針對本發明之第二實施形態(以下，記載為「本實施形態」)，一邊參閱圖面且一邊加以說明。 (構造)
首先，一邊參閱第1圖至第4圖，且一邊使用第5圖而說明本實施形態之積層體1之構造。
第5圖係顯示本實施形態中之積層體1的概略構造之剖面圖。
本實施形態之積層體1係如第1圖及第2圖中所示，具備基板2、下部電極4、基礎絕緣膜6與積層絕緣膜16。
由於基板2、下部電極4與基礎絕緣膜6之構造係與所上述的第一實施形態相同，省略其說明。
積層絕緣膜16係在基礎絕緣膜6上所形成，被覆基礎絕緣膜6及膜厚減少部8。藉此，與積層絕緣膜16之基礎絕緣膜6相反側之面(於第5圖中係上面)係成為不存在突出部分之均一平面。
另外，積層絕緣膜16係利用與基礎絕緣膜6同一材料所形成。
其他之構造係與上述之第一實施形態相同。 (積層體之製造方法)
以下，一邊參閱第1圖至第5圖，一邊說明本實施形態中之積層體1之製造方法。
本實施形態之積層體之製造方法係於形成基礎絕緣膜6之後，去除突起部12(參閱第3圖)或污染物14(參閱第4圖)，同時也在下部電極4形成膜厚減少部8(參閱第2圖)之後，在基礎絕緣膜6上形成積層絕緣膜16。
還有，於本實施形態中，針對將在基礎絕緣膜6上形成積層絕緣膜16之方法設為濕式法之情形而加以說明。
一旦在基礎絕緣膜6上形成積層絕緣膜16時，此積層絕緣膜16係成為被覆基礎絕緣膜6及膜厚減少部8，同時也被覆在基礎絕緣膜6所開口的針孔10。
亦即，本實施形態之積層體之製造方法係膜厚減少部形成步驟之後段步驟係具有積層絕緣膜形成步驟，其係在基礎絕緣膜6上，形成被覆基礎絕緣膜6及膜厚減少部8之積層絕緣膜16。
因而，在本實施形態中之積層體1之製造方法中，與所上述的第一實施形態同樣地，在藉由基礎絕緣膜6及積層絕緣膜16所構成的絕緣膜中未形成針孔10，在下部電極4，未被絕緣膜(基礎絕緣膜6及積層絕緣膜16)所被覆的部分不存在之狀態下，便能夠在絕緣膜16上形成上部電極。
因此，便能夠抑制下部電極4與上部電極之接觸或接近，也便能夠抑制在下部電極4與上部電極之間所發生的短路或漏電。
其他之製造步驟係與所上述的第一實施形態相同。 (第二實施形態之效果)
以下，列舉本實施形態之效果。
(1)於本實施形態之積層體1中，積層體1係具備在基礎絕緣膜6上所形成而被覆基礎絕緣膜6及膜厚減少部8的積層絕緣膜16。
其結果，藉由積層基礎絕緣膜6與積層絕緣膜16，便能夠於下部電極4之蝕刻時等，將基礎絕緣膜6作為遮罩，於積層絕緣膜16中，也便能夠使絕緣性提高。
(2)於本實施形態之積層體1中，利用同一材料而形成基礎絕緣膜6與積層絕緣膜16。
其結果，便能夠將基礎絕緣膜6作為遮罩，藉由蝕刻等而在下部電極4形成膜厚減少部8後，於積層積層絕緣膜16之際，在膜厚減少部8也效率佳地形成積層絕緣膜16。
(3)於本實施形態之積層體之製造方法中，利用濕式法而形成積層絕緣膜16。
其結果，便能夠使積層體1之成本降低。 (應用例)
以下，記載本實施形態之應用例。
(1)於本實施形態之積層體1中，雖然利用同一材料而形成基礎絕緣膜6與積層絕緣膜16，但是並不受此應用例所限定，也可以利用不同材料而形成基礎絕緣膜6與積層絕緣膜16。 (第三實施形態)
以下，針對本發明之第三實施形態(以下，記載為「本實施形態」)，一邊參閱圖面且一邊進行說明。 (構造)
首先，一邊參閱第1圖至第5圖，且一邊使用第6圖而說明本實施形態之積層體1之構造。
第6圖係顯示本實施形態中之積層體1的概略構造之剖面圖。
本實施形態之積層體1係如第1圖及第2圖中所示，具備基板2、下部電極4、基礎絕緣膜6、積層絕緣膜16與上部電極18。
由於基板2、下部電極4、基礎絕緣膜6與積層絕緣膜16之構造係與所上述的第二實施形態相同，省略其說明。
上部電極18係在積層絕緣膜16上所形成，中間挾住基礎絕緣膜6及積層絕緣膜16而與下部電極4對向。
其他之構造係與上述之第二實施形態相同。 (積層體之製造方法)
以下，參閱第1圖至第6圖而說明本實施形態中之積層體1之製造方法。
本實施形態之積層體之製造方法係在基礎絕緣膜6上形成積層絕緣膜16(參閱第5圖)後，在積層絕緣膜16上，中間挾住基礎絕緣膜6及積層絕緣膜16而與下部電極4對向，形成上部電極18。
亦即，本實施形態之積層體之製造方法係具有積層絕緣膜形成步驟與上部電極形成步驟；而上部電極形成步驟係積層絕緣膜形成步驟之後段步驟，在積層絕緣膜16上，其間挾住基礎絕緣膜6及積層絕緣膜16而形成與下部電極4對向之上部電極18。
還有，於本實施形態中，針對濕式法之情形而說明在積層絕緣膜16上形成上部電極18之方法。
於此，在基礎絕緣膜6上所形成的積層絕緣膜16係被覆基礎絕緣膜6及膜厚減少部8，被覆在基礎絕緣膜6所開口的針孔10。
因而，於本實施形態中之積層體1之製造方法中，與上述之第一實施形態同樣地，在藉由基礎絕緣膜6及積層絕緣膜16所構成的絕緣膜中未形成針孔10，在下部電極4中，未被絕緣膜(基礎絕緣膜6及積層絕緣膜16)所被覆的部分不存在之狀態下，便能夠在絕緣膜16上形成上部電極18。
因此，便能夠抑制下部電極4與上部電極18之接觸或接近，也便能夠抑制在下部電極4與上部電極18之間所發生的短路或漏電。
其他之製造步驟係與所上述的第二實施形態相同。 (第三實施形態之效果)
以下，列舉本實施形態之效果。
(1)於本實施形態之積層體1中，積層體1係具備在基礎絕緣膜16上所形成、中間挾住基礎絕緣膜6及積層絕緣膜16而與下部電極4對向的上部電極18。
其結果，藉由形成於基礎絕緣膜6上之積層絕緣膜16，便能夠抑制下部電極4與上部電極18之接觸，也便能夠形成可抑制在下部電極4與上部電極18之間所發生的短路或漏電的積層體1。
(2)於本實施形態之積層體之製造方法中，膜厚減少部形成步驟之後段步驟係具有積層絕緣膜形成步驟，其係在基礎絕緣膜6上，形成被覆基礎絕緣膜6及膜厚減少部8之積層絕緣膜16。除此之外，積層絕緣膜形成步驟之後段步驟係具有上部電極形成步驟，其係在積層絕緣膜16上，其間挾住基礎絕緣膜6及積層絕緣膜8而形成與下部電極4對向之上部電極18。
其結果，藉由形成於基礎絕緣膜6上之積層絕緣膜16，便能夠抑制下部電極4與上部電極18之接觸，也便能夠形成抑制在下部電極4與上部電極18之間所發生的短路或漏電為可能的積層體1。
(3)於本實施形態之積層體之製造方法中，利用濕式法而形成上部電極18。
其結果，便能夠使積層體1之成本降低。 (應用例)
以下，記載本實施形態之應用例。
(1)於本實施形態之積層體之製造方法中，雖然利用濕式法而形成上部電極18，但是並不受此應用例所限定，也可以利用濕式法以外之方法而形成上部電極18。 (第四實施形態)
以下，針對本發明之第四實施形態(以下，記載為「本實施形態」)，一邊參閱圖面且一邊進行說明。 (構造)
首先，一邊參閱第1圖至第6圖，且一邊使用第7圖及第8圖而說明使用本實施形態之積層體1的薄膜電晶體20之構造。
第7圖係顯示使用本實施形態中之積層體1的薄膜電晶體20之概略構造之圖形。另外，第8圖係第7圖之VIII-VIII線剖面圖。
如第7圖及第8圖中所示，使用積層體1之薄膜電晶體20係具備積層體1與半導體層22。亦即，本實施形態之積層體1係使用於薄膜電晶體20。
積層體1係具備基板2、下部電極4、基礎絕緣膜6、積層絕緣膜16與上部電極18。還有，由於基板2、基礎絕緣膜6與積層絕緣膜16之構造係與所上述的第三實施形態相同，其說明係被省略。
下部電極4係構成閘極電極或電容器電極。亦即，本實施形態之積層體1係成為底部閘極構造。由於下部電極4之其他之構造係與上述之第三實施形態相同，其說明係被省略。
上部電極18係由源極18a與汲極18b所構成。由於上部電極18之其他構造係與上述之第三實施形態相同，其說明係被省略。
半導體層22係利用濕式法，在積層絕緣膜16所形成，被覆上部電極18全部。
另外，半導體層22係將有機半導體作為材料所形成。此係由於使用具有可撓性之可撓基板2，故期望使用有機半導體之材料或氧化物半導體之基材作為半導體層22之材料，另外，於利用濕式法而形成半導體層22之際，將有機半導體作為材料較佳之故。
於此，有機半導體之材料能夠使用聚噻吩、聚烯丙胺。茀聯二噻吩共聚物、及如此等之衍生物的高分子有機半導體材料、及并五苯、并四苯、銅酞菁、苝、及如此等之衍生物的低分子有機半導體材料。
另外，有機半導體之材料能夠作為碳奈米管、或富勒烯等之碳化物或半導體奈米粒子分散液等之半導體層之材料使用。
有機半導體之印刷方法為能夠利用照相凹版印刷、平版印刷、網板印刷及噴墨法等之習知方法。
一般而言，將如上述之有機半導體作為材料之半導體層22之形成方法，由於有機半導體係對溶劑之溶解度低，期望為利用適合於低黏度溶液印刷之膠版印刷、反轉平版印刷、噴墨法、分配器。尤其，因為印刷時間短、墨水用量少，最好為膠版印刷。
另外，氧化物半導體之材料，例如，能夠使用含有鋅、銦、錫、鎢、鎂、鎵之中一種以上元素之氧化物。
還有，能夠使用氧化鋅、氧化銦、氧化銦錫、氧化錫、氧化鎢、氧化鋅鎵銦(In-Ga-Zn-O)等習知之材料。
上述之氧化物半導體材料之構造可以為單晶、多晶、微晶、結晶/非晶質之混晶、奈米結晶散佈非晶質、非晶質中任一種。
另外，將氧化物半導體作為材料之半導體層22之形成方法能夠於利用濺鍍法、脈衝雷射堆積法、真空蒸鍍法、CVD法、溶膠凝膠法等之方法而成膜後，利用光刻法或昇降法等而形成圖案之方法。
其他之構造係與所上述的第三實施形態相同。 (第四實施形態之效果)
以下，列舉本實施形態之效果。
(1)於本實施形態之積層體1中，積層體1係使用薄膜電晶體20。
其結果，便能夠抑制在下部電極4與上部電極18之間所發生的短路或漏電之信賴性高的薄膜電晶體20。
(2)於本實施形態之積層體之製造方法中，薄膜電晶體20之半導體層22係利用有機半導體所形成。
其結果，由於能夠利用印刷法而形成薄膜電晶體20之全部構造構件，所以便能夠使薄膜電晶體20之成本降低。 (應用例)
以下，列舉本實施形態之應用例。
(1)於本實施形態之積層體之製造方法中，雖然下部電極4係構成閘極或電容器電極，但是並不受此構造所限定，例如，如第9圖及第10圖所示，下部電極4也可以構成源極4a及汲極4b。亦即，也可以將積層體1作成頂部閘構造。還有，第9圖係顯示使用本實施形態變形例中之積層體1的薄膜電晶體20的概略構造之圖形。另外，第10圖係第9圖之X-X線剖面圖。
不過，為了不對半導體層22造成蝕刻等之影響，適合將積層體1作成底部閘/底部接觸構造。
(2)於本實施形態之積層體之製造方法中，雖然將積層體1用於薄膜電晶體20，但並不受此構造所限定，也可以將積層體1用於電容器或配線之交叉部。
此情形下，若將積層體1用於電容器時，便能夠獲得抑制在下部電極4與上部電極18之間所發生的短路或漏電之信賴性高的電容器。
同樣地，若將積層體1用於配線間之交叉部時，便能夠獲得抑制在下部電極4與上部電極18之間所發生的短路或漏電之信賴性高的配線間之交叉部。
(3)於本實施形態之積層體之製造方法中，雖然將積層體1用於薄膜電晶體20，但並不受此構造所限定，例如，也可以如從第11圖至第13圖中所示，也可以為將積層體1用於組合薄膜電晶體20、電容器、配線之交叉部的薄膜電晶體陣列24。
還有，第11圖係顯示本實施形態變形例中之積層體1的薄膜電晶體陣列24的概略構造之圖形。另外，第12圖係顯示在第11圖中所示之薄膜電晶體陣列24之一像素份的概略構造之圖形；第12(a)圖係僅顯示積層體1之圖形，第12(b)圖係顯示薄膜電晶體陣列24全部之圖形。另外，第13圖係第12(b)圖之XIII-XIII線剖面圖。
還有，於第11圖至第13圖中，下部電極4係分別表示閘極4c、閘配線4d、電容器電極4e、電容器配線4f。同樣地，於第11圖至第13圖中，上部電極18係分別表示源極18a、汲極18b、源極配線18c與像素電極18d。 (第一實施例)
以下，參閱第7圖及第8圖，針對使用積層體1之薄膜電晶體20之製作方法的實施例加以說明。
基板2係使用鹼石灰玻璃而形成。
下部電極4(閘極)係將鉻作為材料使用，利用EB蒸鍍法，長成膜厚50 nm而形成於基板2上。
下部電極4係將鉻作為材料使用，利用光刻法而圖案形成所欲之形狀。
基礎絕緣膜6係將聚乙烯酚(Aldrich公司製)作為材料使用，利用旋轉塗布法而形成膜厚100 nm。
膜厚減少部8係以「硝酸二銨鈰：過氯酸：水=34：16：150」之比例所混合的水溶液作為蝕刻液使用，於此水溶液中，使形成下部電極4及基礎絕緣膜6之基板2浸漬15分鐘而形成。
還有，顯示於第7圖及第8圖中之膜厚減少部8的位置或大小係示意式描述者，與實際之位置或大小不同。
積層絕緣膜16係將聚乙烯酚(Aldrich公司製)作為材料使用，利用旋轉塗布法而形成膜厚500 nm。
上部電極18(源極18a、汲極18b)係將奈米銀墨水(住友電工公司製奈米銀：Aldrich公司製聚乙二醇#200=8：1(質量比))作為材料使用，利用反轉平版印刷法印刷後，於180℃使其烘烤1小時而形成。
半導體層22係使用以四氫萘(關東化學公司製)把LisiconSP200(Merck公司製)溶解成1.0質量%的溶液作為材料，利用旋轉塗布法進行成膜而形成。
使用以上之材料及製造方法，製作薄膜電晶體20之結果，能夠製作在下部電極4與上部電極18之間不發生短路或漏電的薄膜電晶體20。 (第二實施例)
以下，參閱第7圖及第8圖，針對使用積層體1之薄膜電晶體20之製作方法的實施例加以說明。
基板2係將聚萘二甲酸乙二酯(PEN)薄膜(帝人Dupont公司製)作為材料使用而形成。
下部電極4(閘極)係將鋁作為材料使用，利用EB蒸鍍法，長成膜厚50 nm，藉由光刻而將鋁圖案化形成所欲之形狀。
基礎絕緣膜6係將聚醯亞胺(三菱瓦斯化學公司製Neoprim)作為材料，利用旋轉塗布法而形成膜厚100 nm。
膜厚減少部8係以「磷酸：硝酸：醋酸：水=85：5：5：5」之比例混合的水溶液作為蝕刻液使用，在此水溶液中，使得形成下部電極4及基礎絕緣膜6之基板2於水溶液中浸漬60分鐘而形成。
還有，與上述之第一實施例同樣地，顯示於第7圖及第8圖中之膜厚減少部8的位置或大小係示意式描述者，與實際之位置或大小不同。
積層絕緣膜16係將聚乙烯酚(Aldrich公司製)作為材料使用，利用旋轉塗布法而形成膜厚500 nm。
上部電極18(源極18a、汲極18b)係將奈米銀墨水(住友電工公司製奈米銀：Aldrich公司製聚乙烯醇＃200=8：1(質量比))作為材料使用，利用反轉平版印刷法印刷後，於180℃使其烘烤1小時而形成。
半導體層22係使用以四氫萘(關東化學公司製)將LisiconSP200(Merck公司製)溶解成1.0質量%的溶液作為材料，利用旋轉塗布法進行成膜而形成。
使用以上之材料及製造方法，製作薄膜電晶體20之結果，與第一實施例同樣地能夠製作在下部電極4與上部電極18之間不發生短路或漏電的薄膜電晶體20。 (第三實施例)
以下，參閱第11圖及第13圖，針對使用積層體1之薄膜電晶體陣列24之製作方法的實施例加以說明。
基板2係將聚萘二甲酸乙二酯(PEN)薄膜(帝人Dupont公司製)作為材料使用而形成。
下部電極4(閘極4c、閘配線4d、電容器電極4e、電容器配線4f)係將奈米銀墨水(住友電工公司製奈米銀：Aldrich公司製聚乙烯醇＃200=8：1(質量比))作為材料使用，利用反轉平版印刷法印刷後，於180℃使其烘烤1小時而形成。
基礎絕緣膜6係將聚乙烯酚(Aldrich公司製)作為材料使用，利用旋轉塗布法而形成膜厚100 nm。
膜厚減少部8係以「磷酸：硝酸：醋酸：水=85：5：5：5」之比例混合的水溶液作為蝕刻液使用，在此水溶液中，使得形成下部電極4及基礎絕緣膜6之基板2於水溶液中浸漬60分鐘而形成。
還有，與上述之第一實施例同樣地，顯示於從第11圖至第13圖中之膜厚減少部8的位置或大小係示意式描述者，與實際之位置或大小不同。
積層絕緣膜16係將聚乙烯酚(Aldrich公司製)作為材料使用，利用旋轉塗布法而形成膜厚500 nm。
上部電極18(源極18a、汲極18b、源極配線18c、像素電極18d)係將奈米銀墨水(住友電工公司製奈米銀：Aldrich公司製聚乙烯醇＃200=8：1(質量比))作為材料使用，利用反轉平版印刷法印刷後，於180℃使其烘烤1小時而形成。
半導體層22係使用以四氫萘(關東化學公司製)將LisiconSP200(Merck公司製)溶解成1.0質量%的溶液作為材料，藉由膠版印而印刷半導體圖案後，100℃使其乾燥60分鐘而形成。
封裝層26係將Cytop(旭硝子公司製)作為材料使用，藉由膠版印刷而印刷封裝圖案後，於100℃使其乾燥90分鐘而形成。
使用以上之材料及製造方法，製作薄膜電晶體陣列24之結果，能夠製作在下部電極4與上部電極18之間不發生短路或漏電的薄膜電晶體陣列24。 (比較例)
以下，利用第14圖，針對使用積層體1之薄膜電晶體陣列24之比較例加以說明。還有，第14圖係顯示使用比較例之積層體1的薄膜電晶體陣列24的概略構造之圖形。
於比較例中，如第14圖所示，除了在下部電極4(閘極4c、閘配線4d、電容器電極4e、電容器配線4f)中未形成膜厚減少部8以外，使用與所上述的第三實施例同樣之材料及製造方法而製作薄膜電晶體陣列24。
在下部電極4之中未形成膜厚減少部8，使用與所上述的第三實施例同樣之材料及製造方法而製作薄膜電晶體陣列24的結果，在下部電極4與上部電極18之間存在發生短路之位置。 (各實施例與比較例之對比)
因而，於所上述的第一及第二實施例之薄膜電晶體20、與第三實施例之薄膜電晶體陣列24中，由於在下部電極4之中已形成膜厚減少部8，故在下部電極4與上部電極18之間未發生短路或漏電，但相對於此，於比較例之薄膜電晶體陣列24中，由於在下部電極4之中未形成膜厚減少部8，確認在下部電極4與上部電極18之間發生短路。
亦即，已確認藉由使用本發明之積層體1，能夠製作在下部電極4與上部電極18之間未發生短路或漏電之薄膜電晶體20與薄膜電晶體陣列24等。
1．．．積層體
2．．．基板
4．．．下部電極
4a．．．源極
4b．．．汲極
4c．．．閘極
4d．．．閘配線
4e．．．電容器電極
4f．．．電容器配線
6．．．基礎絕緣膜
8．．．膜厚減少部
10．．．針孔
12．．．突起部
14．．．污染物
16．．．積層絕緣膜
18．．．上部電極
18a．．．源極
18b．．．汲極
18c．．．源極配線
18d．．．像素電極
20．．．薄膜電晶體
22．．．半導體層
24．．．薄膜電晶體陣列
26．．．封裝層
第1圖係顯示本發明之第一實施形態中之積層體的概略構造之圖形。
第2圖係第1圖之II-II線剖面圖。
第3(a)、(b)圖係顯示本發明之第一實施形態中之膜厚減少部及基礎絕緣膜的形成步驟之概念圖。
第4(a)、(b)圖係顯示本發明之第一實施形態中之膜厚減少部及基礎絕緣膜的形成步驟之概念圖。
第5圖係顯示本發明之第二實施形態中之積層體的概略構造之剖面圖。
第6圖係顯示本發明之第三實施形態中之積層體的概略構造之剖面圖。
第7圖係顯示使用本發明之第四實施形態中之積層體之薄膜電晶體的概略構造之圖形。
第8圖係第7圖之VIII-VIII線剖面圖。
第9圖係顯示使用本發明之第四實施形態變形例中之積層體的薄膜電晶體的概略構造之圖形。
第10圖係第9圖之X-X線剖面圖。
第11圖係顯示使用本發明之第四實施形態變形例中之積層體的薄膜電晶體陣列的概略構造之圖形。
第12圖係顯示在第11圖中所示之薄膜電晶體陣列之一像素份的概略構造之圖形；第12(a)圖係僅顯示積層體之圖形，第12(b)圖係顯示薄膜電晶體陣列全部之圖形。
第13圖係第12(b)圖之XIII-XIII線剖面圖。
第14圖係顯示使用比較例之積層體的薄膜電晶體陣列的概略構造之圖形。
1．．．積層體
2．．．基板
4．．．下部電極
6．．．基礎絕緣膜
8．．．膜厚減少部
10．．．針孔

权利要求:
Claims (17)
[1] 一種積層體之製造方法，其係在基板上所形成的下部電極上，形成被覆該下部電極之基礎絕緣膜的積層體之製造方法；其特徵在於：具有膜厚減少部形成步驟，其係與以該基礎絕緣膜所被覆之部分中之該下部電極之膜厚作一比較，於該下部電極之中，在未以該基礎絕緣膜所未被覆之部分，形成更薄化該未被覆部分中之該下部電極之膜厚的膜厚減少部。
[2] 如申請專利範圍第1項之積層體之製造方法，其中在該膜厚減少部形成步驟中，藉由將該基礎絕緣膜作為遮罩之蝕刻而形成該膜厚減少部。
[3] 如申請專利範圍第2項之積層體之製造方法，其中在該膜厚減少部形成步驟中，是在形成該基礎絕緣膜之至少一部分之狀態下，藉由以該基礎絕緣膜作為遮罩之蝕刻而形成該膜厚減少部。
[4] 如申請專利範圍第1至3項中任一項之積層體之製造方法，其中利用濕式法而形成該下部電極及該基礎絕緣膜之中的至少一種。
[5] 如申請專利範圍第1至4項中任一項之積層體之製造方法，其中該膜厚減少部形成步驟之後段步驟係具有積層絕緣膜形成步驟，其在該基礎絕緣膜上，形成被覆該基礎絕緣膜與該膜厚減少部之積層絕緣膜；該積層絕緣膜形成步驟之後段步驟係具有上部電極形成步驟，其在該積層絕緣膜上，其間挾住該基礎絕緣膜與該積層絕緣膜而形成與該下部電極對向之上部電極。
[6] 如申請專利範圍第5項之積層體之製造方法，其中利用濕式法而形成該積層絕緣膜及該上部電極之中的至少一種。
[7] 一種積層體，其係具備在基板上所形成的下部電極、與在該基板上且在該下部電極上所形成而被覆下部電極之基礎絕緣膜的積層體；其特徵在於：該下部電極係具有一膜厚減少部，該膜厚減少部係與以該基礎絕緣膜所被覆之部分中之該下部電極之膜厚作一比較，使該下部電極之中，在未以該基礎絕緣膜所未被覆之部分中之該下部電極之膜厚更薄。
[8] 如申請專利範圍第7項之積層體，其中該積層體係具備在該基礎絕緣膜上所形成而被覆基礎絕緣膜及該膜厚減少部之積層薄膜。
[9] 如申請專利範圍第8項之積層體，其中該基礎絕緣膜與該積層絕緣膜係利用相同材料所形成。
[10] 如申請專利範圍第8或9項之積層體，其中該積層體係具備在該積層絕緣膜上所形成，在中間挾住該基礎絕緣膜及該積層絕緣膜而與該下部電極對向之上部電極。
[11] 如申請專利範圍第7至10項中任一項之積層體，其中該下部電極係利用金屬或金屬氧化物所形成。
[12] 如申請專利範圍第7至11項中任一項之積層體，其中該積層體係可用於薄膜電晶體。
[13] 如申請專利範圍第12項之積層體，其中該薄膜電晶體之半導體層係利用有機半導體所形成。
[14] 如申請專利範圍第7至11項中任一項之積層體，其中該積層體係用於電容器。
[15] 如申請專利範圍第7至11項中任一項之積層體，其中該積層體係用於配線間之交叉部。
[16] 如申請專利範圍第7至15項中任一項之積層體，其中該基板係具有可撓性。
[17] 如申請專利範圍第16項之積層體，其中該具有可撓性之基板係利用塑膠所形成。

类似技术:

公开号 | 公开日 | 专利标题

US8445901B2|2013-05-21|Manufacturing method of semiconductor device

US20130015444A1|2013-01-17|Evaporation mask, method of manufacturing evaporation mask, electronic device, and method of manufacturing electronic device

KR20100115302A|2010-10-27|박막 트랜지스터의 제조 방법 및 박막 트랜지스터

US20120302046A1|2012-11-29|Electronic circuit structure and method for forming same

KR20120140201A|2012-12-28|반도체 소자, 그 제조 방법, 표시 장치 및 전자 기기

JPWO2014045543A1|2016-08-18|薄膜トランジスタ及びその製造方法、画像表示装置

TWI547979B|2016-09-01|積層體之製造方法及積層體

JP5386852B2|2014-01-15|積層構造体、半導体装置、積層構造体の製造方法及び半導体装置の製造方法

JP5700291B2|2015-04-15|薄膜トランジスタとその製造方法、および当該薄膜トランジスタを用いた画像表示装置

JP5760360B2|2015-08-12|薄膜トランジスタ及び薄膜トランジスタの製造方法

US9735381B2|2017-08-15|Thin film transistor array and manufacturing method of the same

JP5853390B2|2016-02-09|薄膜トランジスタ及びその製造方法並びに画像表示装置

JP5532553B2|2014-06-25|薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置

JP2016163029A|2016-09-05|薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置

JP6221243B2|2017-11-01|薄膜トランジスタアレイ及び画像表示装置

JP2013201201A|2013-10-03|薄膜トランジスタアレイ、薄膜トランジスタアレイ製造方法、画像表示装置

JP2012138549A|2012-07-19|薄膜トランジスタ

JP5359032B2|2013-12-04|薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置

JP6197306B2|2017-09-20|薄膜トランジスタの製造方法

JP6612690B2|2019-11-27|積層配線部材、積層配線部材の製造方法、薄膜トランジスタ及び電子機器

JP6428126B2|2018-11-28|薄膜トランジスタ、薄膜トランジスタアレイの製造方法、及び画像表示装置

JP2017059702A|2017-03-23|薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置

同族专利:

公开号 | 公开日

US20130048972A1|2013-02-28|

TWI547979B|2016-09-01|

US8669549B2|2014-03-11|

CN102834914A|2012-12-19|

WO2011122206A1|2011-10-06|

JPWO2011122206A1|2013-07-08|

KR20130034015A|2013-04-04|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

JP2950903B2|1990-04-09|1999-09-20|三洋電機株式会社|薄膜トランジスタの製造方法|

KR100739366B1|1999-12-20|2007-07-16|엘지.필립스 엘시디 주식회사|박막 트랜지스터 및 그 제조방법|

JP4713818B2|2003-03-28|2011-06-29|パナソニック株式会社|有機トランジスタの製造方法、及び有機ｅｌ表示装置の製造方法|

JP4836446B2|2003-12-26|2011-12-14|株式会社半導体エネルギー研究所|半導体装置の作製方法|

US7554121B2|2003-12-26|2009-06-30|Semiconductor Energy Laboratory Co., Ltd.|Organic semiconductor device|

JP4816873B2|2005-05-24|2011-11-16|凸版印刷株式会社|薄膜トランジスタの製造方法|

JP5098153B2|2005-11-01|2012-12-12|凸版印刷株式会社|有機トランジスタおよびその製造方法|

JP2007266355A|2006-03-29|2007-10-11|Brother Ind Ltd|有機トランジスタ及び有機トランジスタの製造方法|

JP2008164881A|2006-12-28|2008-07-17|Hitachi Displays Ltd|表示装置およびその製造方法|

CH705051B1|2007-12-21|2012-12-14|Swatch Group Res & Dev Ltd|Dispositif d'affichage à matrice active.|

JP2010080467A|2008-09-24|2010-04-08|Ricoh Co Ltd|薄膜トランジスタ、薄膜トランジスタの製造方法、アクティブマトリクス型薄膜トランジスタアレイ、及びアクティブマトリクス駆動表示装置|US9585424B2|2011-02-15|2017-03-07|Brandon Solotoff|Brassiere configured to smoothly transition between at least two support/lift positions|

KR101988217B1|2013-01-04|2019-06-12|엘지디스플레이 주식회사|유기 발광 다이오드 마이크로-캐비티 구조 및 그 제조 방법|

法律状态:
2020-06-01| MM4A| Annulment or lapse of patent due to non-payment of fees|

优先权:

申请号 | 申请日 | 专利标题

JP2010077098||2010-03-30||

[返回顶部]